

DOCUMENTAÇÃO TÉCNICA DE PROJETO: MODULAÇÃO NRZ-L

Sistema de Modulação Digital Unipolar NRZ-L em VHDL

Integrantes do Grupo:

Gustavo Trindade

Lucas Barboza

Matheus Nunes

Victor Malvão

2026

1. Visão geral do circuito

O circuito implementa em linguagem VHDL o sistema de modulação digital de banda base Unipolar NRZ-L (Non-Return-to-Zero Level). O sistema é responsável por receber uma palavra binária paralela de 16 bits e convertê-la em um fluxo de dados serial modulado, gerando a forma de onda correspondente na saída de forma contínua. Na modulação NRZ-L, o bit da sequência de entrada é representado diretamente e integralmente pelo nível lógico do pulso de tensão durante todo o seu intervalo temporal ativo. Por padrão de projeto, o bit lógico '1' é mapeado para um nível elétrico alto (sustentado), enquanto o bit lógico '0' é mapeado para um nível elétrico baixo.

2. Diagrama de blocos

A arquitetura interna do hardware para o módulo NRZ-L baseia-se em um fluxo de dados síncrono e unidirecional, estruturado a partir dos seguintes blocos lógicos operacionais:

1. **Divisor de Frequência (Contador Temporal):** Responsável por receber o sinal de clock mestre do sistema e realizar a contagem incremental de ciclos de modo a sincronizar o período de transmissão. Ele emite internamente um sinal de validação (*enable*) que dita o

encerramento do bit atual e o avanço para o próximo período de bit.

2. **Seletor Dinâmico de Bits (Multiplexador de Varredura):** Retém temporariamente o vetor de dados paralelo de entrada. A cada pulso síncrono proveniente do divisor de frequência, este bloco atualiza seu índice de seleção para isolar sequencialmente o bit correspondente que deve ser transmitido no barramento serial.
3. **Lógica de Modulação NRZ-L (Drive de Saída):** Atua de forma direta e transparente na conversão física. O bit isolado pelo seletor é associado imediatamente ao sinal de saída, garantindo que o nível lógico (alto ou baixo) permaneça perfeitamente estável e sem transições intermediárias ao longo de todo o intervalo estabelecido.

(Representação esquemática do fluxo de dados para o módulo NRZ-L)

[Clock / Reset] → [Contador de Ciclos] → [Seletor de Bits (0 a 15)] → (Bit Atual) → [Drive de Saída NRZ-L] → [Saída Serial data_out]

3. Interface (Entradas e Saídas)

A comunicação do módulo digital com os pinos físicos e periféricos externos da placa de desenvolvimento é realizada por meio das portas especificadas abaixo:

Porta	Tipo	Função Técnica
clk	in std_logic	Sinal de clock global de alta frequência proveniente do cristal oscilador integrado da placa FPGA.
rst	in std_logic	Sinal de reinicialização (reset) assíncrono para forçar o circuito ao estado inicial estável.
data_in	in std_logic_vector(15 downto 0)	Vetor paralelo contendo a palavra binária de 16 bits configurada estaticamente pelo usuário.
data_out	out std_logic	Porta de saída serial que propaga a onda de tensão contínua modulada sob a especificação NRZ-L.

4. Parâmetros (Generics)

A temporização e a taxa de transmissão do sinal modulado em relação à frequência mestre do hardware são parametrizadas de forma genérica:

Parâmetro Genérico	Tipo	Descrição Funcional
CYCLES_PER_BIT	integer	Determina a quantidade exata de ciclos de clock do sistema necessários para compor o período completo de duração de um único bit serial na saída.

5. Funcionamento interno

O bloco operacional é controlado de forma estritamente síncrona na borda de subida do sinal de clock global (clk). Um registrador de contagem baseado em inteiros incrementa seu valor a cada ciclo ativo. Quando o contador atinge o limite máximo estabelecido pelo parâmetro estático CYCLES_PER_BIT, um sinal lógico interno de habilitação é disparado, reiniciando o contador para zero.

A ativação deste sinal interno aciona a lógica de indexação que extrai um bit específico do barramento data_in, progredindo da posição mais significativa para a menos significativa (ou vice-versa, conforme mapeamento interno do índice). Como o nível elétrico depende exclusivamente do valor absoluto do bit sob análise, o valor ('1' ou '0') é mapeado de forma direta para a saída física data_out. A tensão gerada permanece contínua, sem retornar ao zero, até que o ciclo de contagem termine e o próximo bit seja processado.

Se o sinal de controle de reset (rst) for ativado a qualquer momento, todos os processos síncronos são imediatamente interrompidos: o contador temporal é zerado, o índice de leitura do vetor retorna para a posição inicial e a saída decai para o estado lógico baixo padrão de repouso.

6. Mapeamento físico na placa

A pinagem física e as interconexões eletrônicas entre o circuito lógico em VHDL e a placa de desenvolvimento FPGA são fixadas pelo arquivo de restrições de projeto .xdc (Xilinx Design Constraints), estruturado da seguinte forma:

- **Sinal de Clock (clk):** Conectado diretamente ao pino físico interligado ao oscilador de cristal interno da placa de circuito.
- **Sinal de Reset (rst):** Mapeado para um botão do tipo push-button na superfície da placa,

permitindo reinicialização manual.

- **Entrada do Vetor (data_in):** Associado a um conjunto ordenado de 16 chaves seletoras (switches) mecânicas. A alteração de posição de cada chave altera dinamicamente a palavra binária a ser serializada.
- **Saída Modulada (data_out):** Conectado em paralelo a um diodo emissor de luz (LED) para verificação visual da oscilação de dados de baixa frequência e roteado formalmente para um pino externo de entrada/saída (I/O) localizado em um conector de expansão PMOD para análise instrumental de ondas.

7. Dependências e ambiente

A compilação, simulação e implementação física em hardware exigem a conformidade com as seguintes especificações técnicas de ambiente:

- **Ambiente de Software:** Ferramenta de desenvolvimento Xilinx Vivado Design Suite v2023.1 (ou superior) para as etapas de síntese, implementação e geração de bitstream.
- **Hardware Alvo:** Placa de desenvolvimento baseada em chip FPGA compatível com as restrições físicas descritas.
- **Bibliotecas VHDL Empregadas:**
 - library IEEE; use IEEE.STD_LOGIC_1164.ALL; — Para tratamento dos tipos lógicos escalares e vetoriais padronizados.
 - library IEEE; use IEEE.NUMERIC_STD.ALL; — Para a execução de operações aritméticas seguras sobre os registradores de contagem temporal.